三星和新思科技已宣布在生产就绪设计流程、多解决方案和SF2/SF2Z工艺节点准备方面展开合作。
生产就绪的设计流程、多解决方案、三星和新思科技IP为AI和HPC设计提供了一条获得无与伦比性能和功率的可靠途径
新闻稿：新思科技今日宣布，其人工智能驱动的数字设计和模拟设计流程已在三星代工厂的SF2工艺上获得认证，并进行了多次测试流片。
由Synopsys.ai全栈EDA套件提供支持的参考流程可增强PPA、提高生产力并加速三星代工厂最新的Gate-All-Around(GAA)工艺技术的模拟设计迁移。
三星SF2工艺采用新思科技的AI驱动设计技术协同优化(DTCO)解决方案进行优化，与不使用AI的优化相比，该解决方案显著提高了工艺的性能、功耗和面积(PPA)。在此成功的基础上，同样的协同优化技术将应用于三星先进的SF1.4工艺。
测试流片验证了三星代工厂SF2/SF2Z工艺认证数字和模拟设计流程的产品准备情况
SF2设计技术方面的合作，包括背面功率和纳米片优化，可实现更高效的功率分配
SynopsysIP现已在三星SF2上推出并经过硅验证，可降低集成风险并加速硅片成功
经过认证的多设计参考流程和适用于SF2工艺的UCIeIP可加速2.5D/3D异构集成
Synopsys.ai上的扩展合作包括SynopsysASO.ai，用于加速模拟设计迁移，并为三星GAA工艺提供新的模拟设计迁移参考流程
人工智能驱动的EDA流程合作
Synopsys和三星正在密切合作开发AI驱动流程，包括用于提高设计效率和PPA优化的SynopsysDSO.ai和用于加快模拟设计迁移的SynopsysASO.ai。此次合作产生了一种新的模拟设计迁移参考流程，该流程使用SynopsysASO.ai为三星的FinFET到GAA工艺提供支持，使设计人员能够高效地将三星8nm模拟IP迁移到SF2工艺，补充了Synopsys在三星14nm到8nm/SF5工艺上已建立的流程。
先进GAA工艺的新设计技术和方法
新思科技的持续创新帮助共同的客户受益于新的设计技术，包括背面布线、局部布局效应感知方法和纳米片单元设计，以帮助客户满足三星SF2工艺系列在功率、性能和面积方面的设计目标。
此外，通过使用新思科技的数字实施和签核工具集成背面布线和超级单元方法，设计人员能够提高晶体管的性能效率和密度、优化功耗，并且与不具备背面布线功能的相比，三星SF2Z工艺技术的面积可减少高达20%。
Synopsys为三星标准和汽车工艺(从SF2到SF14LPU)提供IP，为寻求降低集成风险并加快汽车、移动、高性能计算(HPC)和多设计的硅片成功时间的制造商提供了竞争优势。
业界最广泛的符合标准、经过硅验证的接口IP产品组合，适用于先进的
三星工艺，包括PCIe6.0/5.0/4.0、DDR5、LPDDR5X/5/4X、MIPIM-PHYG5、eUSB2、USB3.2/3.1和DisplayPort，可实现常用协议的广泛互操作性。为了加速多封装中的集成，新思科技UCIeIP已在SF2和SF4x中流片，并在SF5A工艺技术中实现硅片成功，从而实现低功耗、低延迟的稳健间连接。新思科技FoundationIP(包括嵌入式存储器、逻辑库和GPIO)也经过硅片验证，可在一系列三星工艺技术中提供领先的功率、性能和面积。
共同客户可以使用Synopsys3DICCompiler加速多设计的开发，这是一个用于2.5D和3D异构集成和先进封装的统一探索到签核平台。Synopsys3DICCompiler符合三星代工厂的SF2工艺，支持三星先进的硅片工艺、封装技术和3DCODE标准。Synopsys是三星代工厂MDI联盟的活跃成员，帮助共同客户成功过渡到2.5D和3D先进封装设计。